随着先进CMOS工艺的不断发展，CMOS图像传感器已经成为了各类图像采集系统中的核心部件。而由于分辨率要求和动态范围要求的不断提高，CMOS图像传感器中的模数转换器设计逐渐成为了整体系统中最大的工程挑战之一。本文对高性能单斜坡ADC（single-slope ADC, SS ADC）进行了研究，特别是对单斜坡ADC级联时间数字转换器（time to digital converter, TDC）的混合结构（SS+TDC）进行了重点探索。本文的主要工作内容如下： 首先，对SS ADC的工作原理，各个模块设计方法以及常见的结构改进方法特别是SS+TDC结构进行了文献调研和分析。 对SS+flash TDC结构中的计数器设计进行了改进，使用兼容flash TDC的全局计数器结构有效降低了SS+TDC系统的列内功耗，基于CMOS 65nm工艺仿真下，整体计数器功耗下降接近50%，同时系统复杂度没有显著提升。 对列内应用的SA TDC的结构进行了研究，主要包括面向列内应用的结构改进方式以及SA TDC中各个电路模块。完成了基于CMOS 65nm工艺的电路设计，其线性度，平均功耗以及转换时间均能达到系统要求。 针对SS+flash TDC结构中的列外多相时钟生成器，本论文提出了一种基于相位插值器的多相时钟生成器实现方式，能够应对输入频率大范围变化和电源电压失调带来的影响。该设计在55nm工艺下进行了版图实现以及后仿真，在100MHz-250MHz输入频率变化范围以及1-1.4V电源电压变化范围下输出时钟占空比失真不超过3%，相位差失真不超过27%，同时能达到较小的功耗和实现复杂度。