本申请涉及一种时钟产生电路、收发机和无线通信设备，该时钟产生电路包括：多个首尾交叉的逻辑门级，每一个逻辑门级中包括相互串联的第一逻辑门和第二逻辑门，第一逻辑门包括第一晶体管和第二晶体管，第一晶体管和第二晶体管连接的中点与第二逻辑门的输入端连接，第二逻辑门的输出端与下一个第一逻辑门的输入端连接。该时钟产生电路的整体结构较为简单，降低了时钟产生电路在工作过程中的功耗。