本公开提供一种高速数据时钟锁定环路和高速串口发射机。该电路包括：数据通路和时钟通路；所述时钟通路与所述数据通路电连接，用于为所述数据通路提供时钟信号；所述时钟通路包括相位插值器；所述相位插值器，用于调整第一时钟信号的相位，得到第二时钟信号；所述数据通路，用于根据所述第二时钟信号进行数据串化处理。本实施例通过增加相位插值器改变时钟通路的时钟相位，等效地改变数据通路的延时，完成延时匹配，满足多种极端条件下时序窗口的要求。并且，本实施例中时钟通路无需增加缓冲路径中的缓冲器的级数和功耗，在较高数据率且较低时钟频率的方案中能够提高功耗收益。