本申请提供一种进位旁路加法器，包括多个级联的全加器组，每一级的全加器组包括选择器和多个级联的全加器。每个全加器包括和位输出电路和进位输出电路，和位输出电路包括第一反相器，第一反相器接收第二生成电路输出的和位输出信号的互补信号，并生成和位输出信号。进位输出电路包括第二反相器，第二反相器接第三生成电路输出的进位输出信号的互补信号，并生成进位输出信号。由于进位旁路加法器中的每个全加器包括传输管逻辑的和位输出部分以及静态互补CMOS逻辑的进位输出部分，并且和位输出部分和进位输出部分均通过采用低功耗、驱动能力强的静态互补CMOS逻辑，从而降低全加器的功耗，提高全加器的驱动能力，进而提高进位旁路加法器的性能。