专利名称:全加器及芯片
专利国别:中国
专利号:202310539398.5
法律状态:实审
发明人:王自强,邓成将,谢翔,黄焘
申请人:清华大学
地址:100084 北京市海淀区100084信箱82分箱清华大学专利办公室
申请日期:2023-05-12
授权日期:
摘要:
本发明集成电路领域,提供一种全加器及芯片,其中全加器包括:第一反相器、和位输出电路以及进位输出电路;和位输出电路采用传输管逻辑;进位输出电路采用静态互补CMOS结构;第一反相器用于生成进位输入端的进位输入信号的反相信号并提供给第一节点;和位输出电路用于对第一加数端输入的第一加数信号和第二加数端输入的第二加数信号进行第一逻辑运算得到中间信号,以及基于反相信号,对中间信号和进位输入信号进行第二逻辑运算得到和位输出信号并提供给和位输出端;进位输出电路用于基于第一加数信号、第二加数信号以及进位输入信号得到进位输出信号并提供给进位输出端。如此实现全加器性能的提升。