本公开提供了动态随机存取存储器(DRAM)阵列电路及其写入操作中的行驱动方法。根据本公开的DRAM阵列电路包括2N行M列DRAM单元电路，M和N是大于零的自然数，其中，DRAM单元电路中的每一个包括：N型存取晶体管，其栅极连接到字线并且其第一源/漏极连接到位线；以及存储电容器，其第一极板连接到N型存取晶体管的第二源/漏极并且其第二极板连接到源极线，其中在写入操作中，字线在地电压、高于或等于电源电压的第一电压以及N型存取晶体管的阈值电压和第一电压之间的第二电压操作，以及其中在写入操作中，当字线在第二电压操作时，源极线在电源电压操作，其中在DRAM阵列电路中，第2n行和第2n+1行DRAM单元电路共用一个源极线，其中0≤n≤N?1。