本公开提供了动态随机存取存储器(DRAM)阵列电路及其写入操作中的行驱动方法。根据本公开的DRAM阵列电路包括2N行M列DRAM单元电路，M和N是大于零的自然数，DRAM单元电路均包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；和读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，在写入操作中写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作，在DRAM阵列电路中，第2n和第2n+1行DRAM单元电路共用一个源极线，其中0≤n≤N?1。